【AMD】32nmプロセスで製造される次期CPUコア「Llano」について

さて、AMDの次期CPUについて講演の中で紹介があったようです。
次期CPUは「Llano」(ラノもしくはリャノ）というコードネームで呼ばれており、32nmプロセスで製造されるとのこと。

コアの製造はアメリカ、ドイツ、シンガポールに拠点を置くGlobal Foundriesにて製造されるとのこと。
次期CPUはAthlonⅢとか、PhenomⅢと呼ばれるのでしょうかね。
　

下記、引用〜
ISSCCでAMDは最初のFusionに使用されるx86 CPUコアの特徴について講演した。
“Llano”と呼ばれるAPUはGlobal Foundriesの32nm SOI / High-K + Metal Gateプロセスで製造され、Phenom IIベースの4-core CPUとDirectX 11対応GPUを同じダイに搭載している。
　
また、AMDは“Llano”のサンプルは今年上半期にサンプルがパートナーに配布されるとアナウンスした。

AMDのスライドから“Llano”をもう少し詳しく見ていくと、4つのCPUコアにGPUが同じダイに統合されている。CPUコアはPhenom IIベースのものだが、共有L3キャッシュはない。なので、“Llano”のコアはAthlon IIにより近い。ただ、おそらくはCPUアーキテクチャにもいくらかの改良が施されていると推測され、性能は現行のAthlon IIよりも良くなるのではないかと思われる。

“Llano”のCPUコア1つの面積はL2キャッシュを除くとわずか9.69mm2で、トランジスタ数は3500万以上となる。それぞれのコアは1MBのL2キャッシュを搭載しており、4つのコアで合計4MBのL2キャッシュを持つことになる。AMDは“Llano”が3GHz以上で動作できると見込んでいる。
現行の45nmのAthlon II X4が既に3GHzに近いことを考えると、32nmの“Llano”が3GHzを超えてくる可能性は十分ある。

Intelは“Nehalem”でPower gatingを導入している。Power gatingによりあるコアが使われてないときはほぼ完全にそのコアをシャットダウンしリーク電流を最小限とすることができる。
IntelはPower gatingでIdle時の電力を削減するだけでなく、その際に生じたTDPの余裕分を使って使用されているコアの周波数を上げている。

“Llano”もDigital APM Moduleを用いてPower gatingを導入する。
AMDはDigital APM Moduleの詳細について多くは語らなかったが、おそらくはIntelのTurboBoost technologyと同様の機能が“Llano”にも搭載されるのではないかと思われ、さらにこの機能では内蔵されたGPUコアのターボも行われると思われる。

さらにAMDは“Llano”で“power aware clock grid design”を用いると述べた。この詳細は良くわからなかったが、周波数スイッチの電力を1/2まで減少させるのではないかと思われる。

Global Foundries
http://ja.wikipedia.org/wiki/GLOBALFOUNDRIES

以上。

まだ名称は分かりませんがAthlonⅢとか、PhenomⅢがリリースされれば市場の状況も変わってくるでしょう。ただし、リリース時期が難しいところでしょうね。

Sempronも、名称は変わらずともSempronX3とかSempronX4、はたまたSempronX6なども登場するかも？しれませんね。